Синтезатор или ГПД к монстрам

[ra0ahc]

Я помню. Пока так. Могу только -80дб смотреть на НР. Мой Прибор до 21 мгц только.

Смог феном запаять все детали... мелко собака. На фото гуны.

[ra0ahc]

Запустил первый гун из трёх

Не обошлось без косяков пайки...перепутал транзисторы в стабах гунов. Пришлось перепаивать, а время упущено.

Катушка от балды намотана.
На выходе сигнал есть. По чистоте сигнала пока не скажу.

[Игорь 2]

По чистоте сигнала пока не скажу.

А за чистоту никто и не подписывался - на выходе может быть, отнюдь, не синус. Основная задача ставилась получить малые фазовые шумы при абсолютно гарантированной генерации с любой самой ацтойной катушкой. 
А погоня за синусом и нафиг не нужна - по любому во всех моих аппаратах, как минимум, один делитель на 2 стоит перед смесителем, и меандр обеспечен...

По большому счёту, раз у Вас сохранена моя топология ГУНов, проблем не будет - их сделано очень много. 

[Игорь 2]

Фрагмент моего документа по синтезам, применительно к ГУНам - может оказаться полезным..
Убедитесь, что не накосячили. 

ВНИМАНИЕ! ПРИ НАСТРОЙКЕ СВЯЗКИ БЕЗ ОТДЕЛЬНОЙ НАСТРОЙКИ ГУНОВ НИЖНИЙ ПРЕДЕЛ НАПРЯЖЕНИЯ НА ВАРИКАПАХ ПРИ МИНИМАЛЬНОЙ ЧАСТОТЕ ВЫСТАВЛЯТЬ 3В, ПРИ ЭТОМ ВЕРХНИЙ ДОЛЖЕН ВЫСТАВИТЬСЯ АВТОМАТИЧЕСКИ 7+-0.2в

ГУН1

Нужно 40...47.57 МГц

При U=8 В выставил f=49.7 МГц
При остальных получилось:
U=7 В f=47.8 МГц
U=6 В f=45.9 МГц
U=5 В f=44 МГц
U=4 В f=41.5 МГц
U=3 В f=39.7 МГц
U=2 В f=38.3 МГц
U=1 В f=37 МГц

ГУН2

Нужно 47.57 ...56.67 МГц

При U=8 В выставил f=59 МГц
При остальных получилось:
U=7 В f=57.3 МГц
U=6 В f=54.8 МГц
U=5 В f=52 МГц
U=4 В f=49.3 МГц
U=3 В f=47.1 МГц
U=2 В f=45.5 МГц
U=1 В f=44.3 МГц
Ниже 0.6 В генерация срывается.

ГУН3

Нужно 56.67...67.27МГц

При U=8 В выставил f=69.1 МГц
При остальных получилось:
U=7 В f=66.7 МГц
U=6 В f=64 МГц
U=5 В f=61 МГц
U=4 В f=57.8 МГц
U=3 В f=55.2 МГц
U=2 В f=53.3 МГц
Ниже 1...1.4 В срыв генерации, минимальная частота 51.7...52.6 МГц

ГУН4

Нужно 67.27...80 МГц

При U=8 В выставил f=82.9 МГц
При остальных получилось:
U=7 В f=80.3 МГц
U=6 В f=76.5 МГц
U=5 В f=72.5 МГц
U=4 В f=68.3 МГц
U=3 В f=65.2 МГц
Ниже 1.5...2 В - срыв генерации, минимальная нижняя частота 63.4....63.66 МГц

[Игорь 2]

И катушки ГУНов - в экраны, это обязательное условие. 

[ra0ahc]

Конечно. Я только начал. Это же уже третий ваш синт  . Воткнул катушку да спать пошёл.

[Игорь 2]

Последнее время проверяю вообще просто - ставлю нижнюю частоту каждого ГУНа, сердечником при захвате выставляю на варикапах 3 В, затем перехожу на верхнюю частоту, и у каждого ГУНа убеждаюсь в 7 В на варикапах. В сущности, это крупным шрифтом у меня и написано выше.
Всё.   
Настройка 3 минуты. 

[ra0ahc]

Проблема со 100мгц опорой для сишки. плл не захватывает в сишке. коэффициенты выскочили за рамки. делители работают, а плл нет.

[ra0ahc]

вот "это" сбойнуло

 divider = 900000000 / frequency;        // Calculate the division ratio. 900,000,000 is the maximum internal  PLL frequency: 900MHz
    if (divider % 2) divider--;             // Ensure an even integer division ratio
    pllFreq = divider * frequency;          // Calculate the pllFrequency: the divider * desired output frequency
    mult = pllFreq / xtalFreq;              // Determine the multiplier to get to the required pllFrequency
    l = pllFreq % xtalFreq;                 // It has three parts:
    f = l;                                  // mult is an integer that must be in the range 15..90
    f *= 1048575;                           // num and denom are the fractional parts, the numerator and denominator
    f /= xtalFreq;                          // each is 20 bits (range 0..1048575)
    num = f;                                // the actual multiplier is  mult + num / denom
    denom = 1048575;                        // For simplicity we set the denominator to the maximum 1048575

[ra0ahc]

кто-то говорил что там есть делители тактовой частоты внутри сишки .... кто-нибудь помнит?

Веселин это были вы.

[veso74]

У меня с FCLK = 66.666 MHz работает (а и не вижу необходимости в более высокой частотой).
Ниже: комп. генератор к Si и выход CLK0 = 10 MHz (некалибровано).

[Владимир_К]

коэффициенты выскочили за рамки

У Вас Pll всегда находится в районе 900 мгц. Значит делитель в ГУНе должен быть около 9. А он должен быть:

FMD=a+b/c.
Коэффициент FMD (где FMD - делитель внутри PLL) может составлять от 15 + 0/1 048 575 до 90 + 0/1 048 575, то есть a = 15, b = 0 и c = 1 048 575 до a = 90, b = 0 и c = 1 048 575.
То есть, меньше 15 он не может быть. Делите частоту кварцевого генератора на входе.
Для этого кажется есть на входе делитель. Между входом от внешнего генератора и фазовым детектором. Но точно не помню, у меня полетел винчестер и вся документация по Сишке там осталась.

[Игорь 2]

У меня с FCLK = 66.666 MHz работает

Я тоже выше 75 МГц не собирался делать, хотя проверял и выше - см. по форуму, точно отписывался на эту тему. 
В последние варианты вообще 50 было заложено. 

[ra0ahc]

50 мгц опора дает нормальный коэфф >15 mult, со 100мгц он 9 
придется триггер временно поставить пока генератор на 50мгц придет

[Владимир_К]

 

придется триггер временно поставить

Не триггер, а документацию сначала почитать
. If CLKIN is > 40 MHz, the CLKIN input divider must be used to bring the PLL input within the 10–
40 MHz range. See CLKIN_DIV[1:0], register 15, bits [7:6].
То есть надо писать в 15 регистр, 6 и 7 бит. Найдите поиском документ AN619:
https://www.silabs.com/documents/public/application-notes/AN619.pdf
Вот здесь, смотрите вход CLCIN, там есть Div. Если в эти биты записать две единицы, входной сигнал кварцевого генератора будет поделен на 8, но лучше разделить на 4. То есть записать 10.