Либы ардунячие бродят разные. Я не внимал в них. Читал что не все могут выше 112 МГц прыгнуть.
Не все могут выше 112 МHz прыгнуть (даже 112,5 MHz по pdf), но для два или три сигнала по CLK вместе, а некоторые из них работают и с три вместе нормално.
разъяснение: в моих словах быть понятым как управления/библиотеки, а не как Si-шки.
---
Я нашел свои тесты и поделится ими и здесь. У другой форум был упомянут вопрос и было упомянуто как недостатком чипа, а ето не так.
Сигнали Si5351: с CLK0, CLK1, CLK2, просто смешанный с резисторов к вход приемника.
----------------------------------------------------------------------------------------------
При управление Si5351:
CLK0 при использование PLLA, integer mode
CLK1 при использование PLLB, integer mode
CLK2 при использование PLLА/PLLB в зависимости от количества выходов, соответно в integer mode/fractional mode
для три выхода и три частоты с Fo < 150, то случай возможен: Si5351 на 3 выхода сигнал есть.
Ниже тест (частоты выбраны случайно, приемник на RTL2832 как частотмерa):
Fclk0 = 145,000000 MHz, при использование PLLA, MultiSynth в integer mode
Fclk1 = 145,100000 MHz, при использование PLLB, MultiSynth в integer mode
Fclk2 = 144,850000 MHz, при использование PLLB, MultiSynth в fractional mode
(sn_01.jpg)
----------------------------------------------------------------------------------------------
Возможен случай и при два выхода с Fo > 150 MHz (до 225 MHz max, при CLK0-PLL0 int, CLK1-PLL1 int), но на третий (если есть) необходимо Fo_clk2 < 112,5 MHz (CLK2-PLLB frac).
(частоты выбраны случайно, приемник на RTL2832 как частотмерa):
Fclk0 = 222,100000 MHz, при использование PLLA, MultiSynth в integer mode
Fclk1 = 222,000000 MHz, при использование PLLB, MultiSynth в integer mode
Fclk2 = 80,000000 MHz, при использование PLLB, MultiSynth в fractional mode
(sn_02.jpg)
Управление мое, по AN619: Manually Generating an Si5351 Register Map.
----------------------------------------------------------------------------------------------
В Si5351 Arduino библиотеки Etherkit, NT7S (v2.1.4):
Из описании, цитата:
Outputs CLK0 through CLK5 by default are all locked to PLLA while CLK6 and CLK7 are locked to PLLB.
С ИС Si5351A (10 pin) при испольнование этом билбиотеки невозможно сделать два выходa с Fo > 112,5 MHz. Вероятно, так задумано автором. По крайней мере пока не знаю как без переделки lib.
----------------------------------------------------------------------------------------------
В Si5351 Arduino библиотеки Андрея, UR5FFR, сигнал на три выхода при Fo > 112,5 MHz возможнен (при Fo max каждой выход < 150 MHz).
В общем, чип Si5351 полон приятных "сюрпризов". Было бы неплохо искать решения (программныие), а не считать недостатки непосредственно как недостатки чипа Si5351.
