Игорь 2

Трансиверы, передатчики, РПУ => Software Defined Radio (SDR) => Тема начата: ra0ahc от Февраль 26, 2021, 08:31:26 pm

Название: Quartus18 начало
Отправлено: ra0ahc от Февраль 26, 2021, 08:31:26 pm

Первые шаги
Сделал делитель на 4 двумя способами. Счетчик и триггер.
Почти целых несколько часов ушло на это. На входе 50 МГц с платы.
Качество сигнал .... "без комментариев"

Название: Re: Quartus18 начало
Отправлено: Игорь 2 от Февраль 26, 2021, 09:03:52 pm

Да, картинка не очень.... cr123

Название: Re: Quartus18 начало
Отправлено: ra0ahc от Февраль 26, 2021, 09:15:19 pm

Я хочу такой грязный сигнал вместо сишки загнать в тактирование синтизатора.
Я хочу в плис собрать и часть синтезатора, точнее полностью делительную часть.... если шумов не нахватаю.
Что думаете , Игорь?

Название: Re: Quartus18 начало
Отправлено: Игорь 2 от Февраль 26, 2021, 09:23:55 pm

Цитата: ra0ahc от Февраль 26, 2021, 09:15:19 pm

Что думаете , Игорь?

Насколько помню, любой мусор тактового генератора, отстоящий от основной частоты далее чем на 20 кГц, в случае его уровня, как минимум, ниже -50 дБ от основной частоты, будет подавлен не менее 120 дБ.  cr123
По-моему, даже -30 дБ съедалось в ноль, но 100% не поручусь.  dontt44 lol22

Название: Re: Quartus18 начало
Отправлено: ra0ahc от Февраль 27, 2021, 11:59:58 am

Делитель на 5
(код Геннадия)

Название: Re: Quartus18 начало
Отправлено: ra0ahc от Февраль 27, 2021, 08:27:14 pm

Отчет дня
Сделал стенд для тестов i2s на 24МГц битрейт и 96к сэмплрейт. В теории можно передать за 1 сэмпл целых 8 32битных слов. Что вполне хватает для передачи двух панорам на скорости 192к (будет типа 96к ширина FFT) и еще остается 4 слова пока не знаю для чего. Это все по приему, а по передачи нужно всего 3 слова (1-звук, 2-команда, 3- значение команды).

Стенд только сделал, но не тестировал на адау. На выходе получил все частоты и что-то там на выходе.

Название: Re: Quartus18 начало
Отправлено: ra0ahc от Март 01, 2021, 06:57:18 pm

Дневник:
День: х3

i2s не работает. Тыкал тыкал связку плис - адау нет данных на выходе. Потом вспомнил, что можно моделировать логику  lllol ржу не могу. Ну естественно модель показала тоже самое, что и у меня на ослике было. Благо Оса может 4 сигнала цифровых смотреть. Поковырялся, поизучал Verilog.... вообщем вот так теперь:
Завтра подключу железо. Это была симуляция. 

(на фото на графике: первые 3 графика - это вход от "типа адау", потом клок=122 МГц , потом разделитель слов  между ними 64 бита или 2*32бита, потом 3 графика - это выход i2s с плис на адау!  lol22 я закоротил в плис  через логику вход и2с с выходом и2с и вот так получилось.....прикольно! )

(для тех кто не в курсе:i2s - это протокол обмена звуком в компьютере. Теоретически, можно сразу на usb и в комп, но это не наши методы.   )