Усилители мощности > Усилители мощности транзисторные

Защиты транз. УМ

<< < (28/31) > >>

BL68:
  Игорь, добрый вечер. Можете посмотреть не "замыленным" глазом на схему TX с защитой от превышения входной мощности. А именно диоды D8 D11 D13. Смысл в том что при управлении усилителем входным сигналом через транзистор Q1 необходимо исключить в измерении входной мощности период ~ 50мс, в который выходное реле уже замкнуто, а входное еще нет. В тот период выход трансивера не нагружен и напряжение на его выходе возрастает, вызывая ложное срабатывание защиты от превышения.
   Смысл в том что элемент IC1D выдает логический "0" на выходе при превышении мощности только если закрыт транзистор Q1 (управление педалью через 9-й вывод IC1C) или входное реле замкнуто (подано +12 на цепи начального смещения через контакт S2) или было превышение мощности (открыт транзистор Q7).
  Может это можно решить как-то изящнее.

Игорь 2:
Я не совсем понимаю, что там нарисовано. Что такое +12S? Что за реле P2?

BL68:
Игорь, извиняюсь если не совсем точно смог объяснить. Реле RIN (в правом нижнем углу) - входное реле усилителя. Оно имеет 2 группы контактов (вверху левее середины). Одна группа (P1 Q1 S1) переключает входной ВЧ сигнал "обход" (ANT1) / "вход усилителя" (ATT1), вторая группа (Р2 S2) подает +12В на схему регулировки тока покоя транзисторов (напряжение на затворах). Еще... В схеме регулировки тока покоя (вложение) транзистор Т1 заменен, от греха подальше, на оптрон.

Игорь 2:
Я вообще не понимаю, что там нарисовано. Какая роль Q6? Что он делает?

BL68:
Q6, в случае превышения входной мощности (лог. "0" на выводе 11 IC1D), подает логический "0" на входы 1 IC1A и 5 IC1B, запрещая включение реле входа RIN через транзистор Q4 и реле выхода ROUT. через транзистор Q3. Также через транзистор Q6 и резистор R34 4,7 Ом разряжается конденсатор С16 для сохранения в течении ~10с логического "0" на входах 1 IC1A и 5 IC1B, повторюсь, запрещая работу входного и выходного реле.

Навигация

[0] Главная страница сообщений

[#] Следующая страница

[*] Предыдущая страница

Перейти к полной версии